型号：AD9361BBCZ
品牌：ADI/亚德诺
数量；3080pcs库存
特性resrf 2 × 2收发器，集成12位dac和ADCsTX频段:47 MHz至6.0 GHzRX频段:70 MHz至6.0 ghz支持TDD和FDD操作可调信道带宽:<200 kHz至56 MHz双接收器:6个差分或12个单端输入优越的接收灵敏度，800 MHz时噪声系数为2 dB LORX增益控制实时监测和控制信号手动增益独立自动增益控制双发射器:4差分输出高线性宽带发射机tx EVM:≤?40 dBTX噪声:≤?157 dBm/Hz噪声floorTX监视器:≥66 dB动态范围1db精度集成分数- n合成器2.4 Hz最大本地振荡器(LO)步长多芯片同步cmos /LVDS数字接口应用点对点通信系统飞蜂窝/ piccell /微蜂窝基站通用无线电系统功能框图图1。AD9361是一款高性能、高度集成的射频(RF)敏捷收发器?，专为3G和4g基站应用而设计。其可编程性和宽带性能使其成为广泛收发器应用的理想选择。该器件将射频前端与灵活的混合信号基带部分和集成频率合成器结合在一起，通过为处理器提供可配置的数字接口来简化设计。AD9361接收机LO工作范围为70 MHz至6.0 GHz，发射机LO工作范围为47 MHz至6.0 GHz，覆盖大多数授权和未授权频段。支持200khz ~ 56mhz的信道带宽。两个独立的直接转换接收器具有一流的噪声系数和线性度。每个接收(RX)子系统包括独立的自动增益控制(AGC)、直流偏置校正、正交校正和数字滤波，从而消除了在数字基带中对这些功能的需求。ad9361还具有灵活的手动增益模式，可以外部控制。每个通道的两个高动态范围模数转换器(adc)将接收到的I和Q信号数字化，并通过可配置的抽取滤波器和128分接有限脉冲响应(FIR)滤波器，以适当的采样率产生12位输出信号。发射机采用直接转换架构，实现高调制精度和超低噪声。该发射机设计产生同类最佳的TX误差矢量幅度(EVM) < - 40 dB，为外部功率放大器(PA)选择提供了显着的系统余量。板载传输(TX)功率监视器可以用作功率检测器，实现高精度的TX功率测量。完全集成的锁相环(pll)为所有接收和发射通道提供低功率分数n频率合成。频分双工(FDD)系统要求的信道隔离被集成到设计中。所有VCO和环路滤波器组件集成。AD9361的核心可以直接从1.3 v稳压器供电。该IC通过一个标准的4线串行端口和四个实时输入/输出控制引脚进行控制。包括全面的断电模式，以尽量减少正常使用期间的功耗。AD9361封装在10mm × 10mm、144球芯片级封装球栅阵列(CSP_BGA)中。

绝对最大额定值稳定11。参数额定值vddx至VSSx?0.3 V至+1.4 VVDD_INTERFACE至VSSx?0.3 V至+3.0 VVDD_GPO至VSSx?0.3 V至VDD_INTERFACE + 0.3 V VLogic输入输出至VSSx?0.3 V至VDD_INTERFACE + 0.3 V输入电流到任意引脚除电源±10 mARF输入(峰值功率)2.5 dBmTX监视器输入功率(峰值功率)9 dbmpp封装功耗(TJMAX?TA)/θ最大连接温度(TJMAX)110°C工作温度范围?40°C至+85°C存储温度范围?65°C至+150°C应力等于或高于下面列出的绝对最大额定值可能对产品造成永久性损坏。这只是一个压力评级;不暗示产品在上述或本说明书操作部分所述的任何其他条件下的功能操作。长时间超出最大运行条件的运行可能会影响产品的可靠性。回流配置文件AD9361回流配置文件符合无铅器件的JEDECJESD20标准。最高回流温度为260℃。

AD9361是一款高度集成的射频(RF)收发器，能够配置用于广泛的应用。该器件集成了所有射频、混合信号和数字块，以在单个器件中提供所有收发器功能。可编程性允许该宽带收发器适应多种通信标准，包括频分双工(FDD)和时分双工(TDD)系统。这种可编程性还允许该设备使用单个12位并行数据端口，双12位并行数据端口或12位低压差分信号(LVDS)接口连接到各种基带处理器(bbp)。AD9361还提供自校准和自动增益控制(AGC)系统，以在不同温度和输入信号条件下保持高性能水平。此外，该设备还包括几种测试模式，允许系统设计人员插入测试音调并创建内部环回模式，设计人员可以使用这些模式在原型设计期间调试他们的设计并优化特定应用的无线电配置。receiverreceiver部分包含接收射频信号并将其转换为BBP可用的数字数据所需的所有块。有两个独立控制的通道，可以接收来自不同来源的信号，允许设备用于多输入，多输出(MIMO)系统，同时共享一个共同的频率合成器。每个通道有三个输入，可以复用到信号链，使AD9361适用于具有多个天线输入的分集系统。接收器是一个直接转换系统，包含一个低噪声放大器(LNA)，然后是匹配的同相(I)和正交(Q)放大器，混频器和带整形滤波器，将接收到的信号向下转换到基带进行数字化。外部lna也可以连接到设备，允许设计人员灵活地定制接收器前端，以满足他们的特定应用。增益控制是通过遵循预编程的增益指数映射来实现的，该映射在每个级别的最佳性能块之间分配增益。这可以通过在快速或慢速模式下启用内部AGC或通过使用手动控制来实现，允许BBP根据需要进行增益调整。此外，每个通道包含独立的rssi测量能力，直流偏置跟踪和自校准所需的所有电路。接收器包括12位，Σ-Δ adc和可调采样器，从接收的信号产生数据流。数字化信号可以通过一系列抽取滤波器和具有额外抽取设置的完全可编程128分接FIR滤波器进一步调节。每个数字滤波器块的采样率可以通过改变抽取因子来产生所需的输出数据率来调节。发射器发射器部分由两个相同且独立控制的通道组成，提供实现直接转换系统所需的所有数字处理，混合信号和RF块，同时共享一个公共频率合成器。从BBP接收的数字数据通过一个完全可编程的128分接FIR滤波器与插值选项。FIR输出被发送到一系列插值滤波器，这些滤波器在到达DAC之前提供额外的滤波和数据速率插值。每个12位DAC具有可调采样率。两个通道都被馈送到射频模块进行上转换。当转换为基带模拟信号时，对I和Q信号进行滤波以去除采样伪影并馈送到上变频混频器。在这一点上，I和Q信号被重组并在载波频率上调制以传输到输出级。合并后的信号还通过提供额外频带整形的模拟滤波器，然后信号传输到输出放大器。每个传输通道提供了一个广泛的衰减调整范围与细粒度，以帮助设计人员优化信噪比(SNR)。自校准电路内置于每个传输通道，以提供自动实时调整。发射器块还为每个通道提供一个TX监视器块。这个阻塞监控发射器输出，并通过未使用的接收器通道将其路由回BBP进行信号监控。当接收器空闲时，tx监视器块仅在TDD模式下可用。时钟输入选项AD9361使用参考时钟工作，参考时钟可以由两个不同的源提供。第一种选择是在XTALP和XTALN引脚之间连接一个频率在19 MHz和50 MHz之间的专用晶体。第二种选择是将外部振荡器或时钟分配设备(如AD9548)连接到XTALN引脚(XTALP引脚保持未连接)。如果使用外部振荡器，频率可以在10mhz到80mhz之间变化。AD9361包含两个相同的合成器，用于为RF信号路径生成所需的LO信号:一个用于接收器，一个用于发射器。锁相环(PLL)合成器是分数n设计，包含完全集成的电压控制振荡器(vco)和环路滤波器。在tdd操作，合成器打开和关闭适当的theRX和TX帧。在FDD模式下，可以同时激活TX PLL和RX PLL。这些锁相环不需要外部元件。BB锁相环AD9361还包含一个基带锁相环合成器，用于生成所有基带相关时钟信号。这些包括ADC和DAC采样时钟、DATA_CLK信号(参见数字数据接口部分)和所有数据帧信号。该锁相环根据系统的数据速率和采样率要求从700 MHz编程到1400 MHz。数字数据接口AD9361数据接口使用并行数据接口(P0和P1)在设备和BBP之间传输数据。数据端口可以配置为单端CMOS格式或差分vds格式。这两种格式都可以配置在多种安排中，以匹配系统对数据排序和数据端口连接的要求。这些安排包括单端口数据总线、双端口数据总线、单数据速率、双数据速率和各种数据排序组合，以便在适当的时间跨总线传输来自不同通道的数据。总线传输使用简单的硬件手传信令进行控制。这两个端口可以工作在双向(TDD)模式或全双工(FDD)模式，其中一半用于发送数据，一半用于接收数据。接口也可以配置为只使用一个数据端口，用于不需要高数据速率和更喜欢使用较少接口引脚的应用程序。DATA_CLK SignalRX数据提供BBP在接收数据时可以使用的DATA_CLK信号。DATA_CLK可以设置为提供单数据速率(SDR)定时，其中数据在每个上升时钟沿上采样，或者可以设置为提供双数据速率(DDR)定时，其中数据在上升沿和下降沿上捕获。此计时适用于使用单个端口或两个端口的操作。FB_CLK信号对于传输数据，接口使用FB_CLK信号作为定时参考。FB_CLK允许源同步定时与上升沿捕获突发控制信号和上升沿(SDR模式)或边缘捕获(DDR模式)发送信号突发。FB_CLK信号必须与DATA_CLK具有相同的频率和占空比。RX_FRAME信号每当接收器输出有效数据时，设备就会生成RX_FRAME输出信号。这个信号有两种模式:电平模式(只要数据有效，RX_FRAME就保持高电平)和脉冲模式(RX_FRAME脉冲占空比为50%)。类似地，BBP必须提供一个TX_FRAME信号，该信号指示有效数据传输的开始与上升沿。与RX_FRAME类似，TX_FRAME信号可以在整个突发期间保持高电平，也可以以50%的占空比脉冲。使能状态机AD9361收发器包括一个使能状态机(ENSM)，允许实时控制设备的当前状态。在正常工作期间，该设备可以放置在几种不同的状态，包括?等待省电，合成器禁用?睡眠等待与所有时钟/BB锁相环禁用?TX-TX信号链启用?RX - RX信号链启用?FDD-TX和RX信号链启用?警报合成器启用ENSM有两种可能的控制方法:SPI控制和引脚控制。SPI控制模式在SPI控制模式下，通过写入SPI寄存器来异步控制ENSM，以将当前状态推进到下一个状态。SPI控制被认为是与data_clk异步的，因为SPI_CLK可以从不同的时钟引用派生，并且仍然可以正常工作。当不需要对合成器进行实时控制时，建议使用SPI controlENSM方法。只要BBIC能够准确地执行定时SPI写入，SPI控制就可以用于实时控制。引脚控制模式在引脚控制模式下，enable引脚和TXNRX引脚的使能功能允许对当前状态进行实时控制。ENSM允许TDD或FDD操作取决于相应SPI寄存器的配置。如果bbic具有可以实时控制的额外控制输出，则建议使用ENABLEand TXNRX引脚控制方法，允许简单的2线接口来控制设备的状态。为了将ENSM的当前状态推进到下一个状态，enable引脚的使能功能可以由脉冲(内部检测边缘)或电平驱动。当使用脉冲时，它必须具有一个FB_CLK周期的最小脉冲宽度。在电平模式下，ENABLE和TXNRXpins也由AD9361进行边缘检测，并且必须满足一个FB_CLK周期的相同最小脉冲宽度要求。

AD9361BBCZAD7606BSTZADM2587EBRWZADS1248IPWRAD620ARZAD698APZADUM1201ARZADM3251EARWZADM3053BRWZAD7616BSTZADSP-21060LCW-160ADM2582EBRWZLTM4644IY#PBFADM2483BRWZADXL355BEZADM2587EBRWZ-REEL7AD5760ACPZADUM1201ARZ-RL7AD8605ARTZADXL357BEZADXL345BCCZAD9363BBCZMAX485ESA+TADIS16488BMLZLTC1859IGAD8479ARZADM3485EARZADM2682EBRIZADF4351BCPZADXL1002BCPZAD623ARZAD9154BCPZAD5791BRUZADUM1250ARZAD822ARZADM485ARZADSP-2191MKSTZ-160OP2177ARZAD780BRZADM2483BRWZ-REELAD7190BRUZAD7609BSTZAD5422BREZAD8552ARZADUM1201BRZAD8605ARTZ-REEL7ADSP-BF592KCPZAD8676ARZAD9364BBCZADUM3160BRWZHMC8205BF10AD590JHADSP-TS201SABP-050ADAU1701JSTZAD8542ARZADXL203CEAD5544BRSZ

规格