西门子EDA“异质集成与先进封装设计验证研讨会”登场

西门子EDA于2023年12月21日假新竹国宾大饭店盛大举辧“异质集成与先进封装设计验证研讨会”，来自西门子EDA各IC和系统设计产品线的专家们精辟完整地介绍了一系列涵盖模拟/混合信号、微机电、集成电路等设计、布局与验证流程的相关工具与诀窍，协助今后客户在2.5D和3D芯片设计封装及验证上做好充分准备、拟定最佳决策。

Vice President, General Manager Taiwan & PacRim South, Siemens EDA Nina Lin在开场致词表示，西门子常年在3DIC上的投资，并积极与相关客户创建深厚合作关系。去年6月西门子与硅品精密（SPIL）合作，为该公司扇出系列先进封装产品提供完整3D流程。今年11月，西门子收购了全球领先电路可靠性解决方案商Insight EDA，并将该公司产品整合到Calibre PERC工具中。西门子EDA与3DIC生态系及联盟的合作也非常紧密，面对台积电的3D Fabric技术与3Dblox标准，西门子EDA既有工具皆能提供支持。

进入后摩尔时代，随着数字化趋势的日渐高涨，过去将更多晶体管塞进单一晶粒的做法已渐渐被更具前景的3DIC取代，该技术可将大型设计实例分割成多个子系统, 并通过同质/异质集成技术在多晶粒上实现。许多案例证实，3DIC可以提供更好的成本、更高的带宽，以及更好的性能。

西门子EDA副总裁、台湾暨东南亚区总经理林棨璇致词。

一流异质规划与协同设计，全面性的电热机械分析

西门子EDA资深应用工程师Eddy Lu表示，西门子EDA在异质规划与协同设计、生态系统互操作性与开放性、实体验证及多领域测试等最具影响的领域取得业界领先地位，因而成为业界3DIC的首选方案。

西门子3DIC平台是集成许多西门子数字工业软件（DISW）资产的全面性解决方案，该平台展现了西门子完整的3DIC生态系，横跨架构、验证、摆放/绕线、电分析、机械集成、热与应力、DFT及测试等面向的工具。

用户可以通过XSI（Xpedition Substrate Integrator）提供网表、引脚位置和组装等设计数据；由Calibre 3DSTACK实现进一步的验证（包括使用Calibre xACT进行虚拟芯片提取，或者提出芯片对芯片的PERC验证）；由mPower推动分析（并将电力模型喂给Calibre Project Sahara）；由Sahara进行热应力分析（将热力图提供Calibre Project Glacier）；再汇集整理电热应力而最终获得完整的系统级电磁兼容性与可靠性（EMIR）结果。

Eddy Lu表示，西门子3DIC平台的最大价值与效益就是，在完成设计定案（Tape-out）前对2.5D/3DIC系统进行全面性的电热机械分析，以及对预测性和签核设计流程阶段的完全支持。

实现异质多晶粒DRC及LVS验证，协助制定3DIC ESDLUP验证计划

首先就西门子3DIC平台中的XSI来说，该工具可用于规划和原型设计，以帮助设计师在层叠和连接方面做出可视化决策。基于这些资讯，XSI可以生成来源网表以及相应的3DSTACK+deck，进而自动运行Calibre 3DSTACK以进行LVS电路布局验证之检查。

至于Calibre 3DSTACK，该工具能实现异质多晶粒DRC设计规范验证、 LVS验证以及系统级验证，并能对独立设计之系统零部件中的接口和连接性进行验证，提供基于实体互动的分析接口。

Principal Foundry Lead Yi-Ting Lee指出，Calibre PERC已被广泛应用于所有先进节点，用于识别静电放电（ESD）和闩锁效应（Latch up）问题。其在容量、性能、准确性和调试接口上都深受信赖，已然成为客户开始制定自家3DIC ESDLUP验证计划的最佳工具。

电源完整性、专业热流场及热机械应力分析方案齐聚一堂

身为西门子电源分析工具的mPower，能针对数字、模拟混合信号及2.5D/3DIC进行电源完整性分析，资深应用工程师Alvin Liu指出，mPower是第一个模拟及数字EM/IR的可扩展解决方案，同时也是任何规模设计流程中，为数字、模拟及3D IC提供电源完整性的唯一解决方案。通过mPower 3DIC流程，能将芯片级分析与组装整合在一起，以获得完整的系统级EMIR结果。

西门子EDA旗下的Calibre Project Sahara是一款专门以芯片/小芯片组件为主的3DIC热流场分析专用工具，其能从封装组装中签核精准的芯片级热分析，因而能发挥在完成设计定案之前确认制造问题的效益，并展现出能提升良率和可制造性，同时降低成本和报废品之优化设计的价值。

资深产品工程师Alex Hung表示，Sahara提供了许多关键功能，包括支持ASIC设计流程，能自动化截取材料性质和热功率图，提供热分析的稳态和瞬态模拟，支持建模交换以及安全的数据加密。整体而言，该工具能将测试芯片的需求降至最低进而降低成本，并能模拟/识别出系统的可靠性问题，堪称2.5D/3D芯片封装所需的专业热流场分析解决方案。

与Sahara非常相似的Calibre Project Glacier利用了单一芯片资讯，包括每个晶粒/小芯片的Calibre LVS SVDB结果，并且快速地利用相同的3DSTACK+ 语法进行组装描述。Principal AE Dicky Pan表示，Glacier工具是评估3D-IC中芯片封装互动作用（CPI）所产生热机械应力的一种方式，并使设计师能够在CPI所引起应力下分析电路性能。同时分析该应力对芯片/封装结构中组件之机械和电力的影响状况。

通过硅验证工具大集结，业界第一的IP验证实力

Application Engineer Manager Jeff C Fan指出，有鉴于当前DFT可测试性设计中存在许多挑战，西门子EDA宣布推出支持3D/2.5D封测解决方案的新产品Tessent Multi-die。该软件能够生成IEEE1838 IP，并与Tessent现有经硅验证的解决方案协同运行。如今，Tessent Multi-die的功能在2022.4版本中已经正式发布，总而言之，该软件是将所有成熟且经硅验证过的工具加以集成的解决方案。

在IP验证（VIP）方面，西门子收购了Avery VIP，能同时支持System Verilog和UVM框架，因此能在所有SV模拟器上运行，发挥易用性、高生产力、高覆盖率和持久性等优势。Application Engineer Manager Michael Chiang表示，Avery VIP兼具业界第一、快速、专业与可信赖等特点，该公司并拥有多个IP合作伙伴，进行相互验证且扩展合作范围，同时使用多个控制器和多种设计来测试该公司的VIP。此外，Avery VIP支持UCIe1.1，同一时区的协议专家能提供直接的支持服务。

3DIC绕线技术两路出击，打造2D与3D共同开发平台

Application Engineer Vincent Lai也在盛会上介绍Tanner L-Edit，其为全定制化任意角度的布线编辑器，能高效处理曲线、支持强化版布尔运算，能与Calibre深度结合，提供对象截取、基点及对齐等高端编辑功能，同时支持LEF/DEF、GDSII、DXF、Gerber和ODB++。

软件应用工程师Bob Tasi表示，针对3DIC绕线技术，西门子3DIC平台提供两种解决方案，分别是Aprisa（IC-based绕线器）与XPD（Packaging-based绕线器）。XPD适合集成型扇出层叠封装（InFO-PoP）、集成型扇出暨基板封装（InFO-Os）与CoWoS-R等技术。Aprisa则是从IC设计的角度出发，适合CoWoS-S与SoIC系统集成芯片封装等使用硅中介层的技术。

Aprisa除了可以用于数字晶粒的实体设计之外，通过Aprisa的RDL绕线器也可以做到硅中介层的绕线。目前西门子正在开发多晶粒3D SoIC，预计未来会提供一个原生Aprisa环境，借由Aprisa统一架构与数据模型来打造2D与3D共同开发平台，进而实现单一设计、多晶粒的规划、实体设计及分析。预计明年中Aprisa可以支持全部功能。

（首图来源：科技新报）