赛灵思FPGA原理图设计3-参考板电源时序探究

系统整理一下关于赛灵思FPGA原理图的设计过程，一方面记录下，另一方面小伙伴沟通交流。之前提到了关于FFVA1156 (XCKU040)器件的电源设计要求，根据官方时序要求：

VCCINT-->VCCBRAM-->VCCAUX-->VCCO

（若VCCINT与VCCBRAM有相同的电压要求的话，这两组电可以同时起来。若VCCAUX与VCCO有相同的电压要求的话，这两组电可以同时起来。）

针对GTH或者GTY的电源时序要求：

VCCINT--> VMGTAVCC-->VMGTAVTT或 VMGTA-->VCCVCCINT-->VMGTAVTT

VMGTVCCAUX没有时序要求（VMGTAVCC和VCCINT也可以同时起来）

感兴趣小伙伴可以去上一篇详细看下，本篇主要分析一下参考设计的电源时序设计，对应验证一下是否符合设计要求。参考设计的电源树如下所示、需要原理图的小伙伴私信我。

巴拉一下参考原理图上述电源相关的启动为，12VUTIL_3V3和SYS_5V0可编程巴拉巴拉，见上图红色标注，后面序号为启动顺序。另外对于可以编程启动时间的电源，在原理图上是看不出的。

对于先起来的UTIL_3V3，主要应用于：时钟IC、JTAG接口、在位或者使能信号，点灯和电平转换IC供电、SD卡、Flash、EEPROM、串口、HDMI、PMBUS、时序控制IC，从这些供电就可以看出，为什么他是第一级启动的，它涉及了FPGA能否正常启动和配置的全过程。同样第一优先级的SYS_5V0，用于告警和HDMI接口。这些功能IC的时序官方是不会给出的，但是若不能第一级启动，FPGA就会异常！

对于可编程启动的电源，从原理图的角度来看是否符合前面文章提到的时序要求的。